XILINX PCIE IP核详解、FPGA实现及仿真全流程(Virtex-7 FPGA Gen3 Integrated Block for PCI Express v4.3)
一、XILINX几种IP核区别 传统系列芯片
IP核名称
核心特点
用户接口
开发难度
适用场景
7 Series Integrated Block for PCI Express
最基础的PCIe硬核,提供物理层和数据链路层
AXI4-Stream TLP包
最高,需处理TLP包
需深度定制PCIe通信,对资源敏感的项目
AXI

