硬件开发

1. 首页
2. IT互联网
3. 硬件开发

【GitHub项目推荐--Spec Kit：规范驱动开发完全指南】

简介​Spec Kit​ 是GitHub官方推出的规范驱动开发（Spec-Driven Development）工具包，旨在通过将规范转化为可执行代码的方式，彻底改变传统软件开发流程。这个创新的框架让开发者能够专注于产品场景和需求定义，而不是编写重复的底层代码，大幅提升开发效率和质量。 🔗 ​G

硬件开发 2025年10月20日 181 点赞 0 评论 15901 浏览

终极FPGA-FOC教程：7步快速掌握电机控制核心技术

FPGA-FOC是一个基于Verilog实现的开源磁场定向控制项目，专为永磁同步电机的高性能驱动而设计。本教程将带你快速入门FPGA电机控制的核心技术，通过完整的项目实践掌握FOC算法的实现原理和应用技巧。 【免费下载链接】FPGA-FOC FPGA-based Field Oriented Control (FOC) for driving BLDC/PMSM m

硬件开发 2025年12月12日 36 点赞 0 评论 16007 浏览

ZYNQ踩坑日记3 AXI_DMA 传输问题——再续

       关于使用AXI_DMA使用的问题，我实现的功能是使用AXI_DMA采集ADC数据写入DDR，每次数据包128个，数据包大小64bit，但是AXI总线在LAST信号拉高之后，并没有立即拉低READY信号，而是又接收了4个时钟数据然后拉低，并且这4个时钟数据并没有写入DDR，仍然存在DMA的缓冲数组中，在下一次传输开始时，这4个时钟数据会最开始写入

硬件开发 2025年04月26日 81 点赞 0 评论 16021 浏览

LVDS系列1：Xilinx的IBUFDS原语

LVDS（全称Low-Voltage Differential Signaling，低压差分信号）是一种高速、低功耗的差分信号传输技术，广泛应用于数字通信、视频传输、高速数据接口等领域。 如下图所示，LVDS使用一对相位相反的差分信号传输数据，通过两者电压差来判断逻辑值，在发送端单端转差分&#xff0

硬件开发 2025年04月26日 188 点赞 0 评论 16140 浏览

FPGA自学笔记(正点原子ZYNQ7020)：1.Vivado软件安装与点灯

一、Vivado软件安装        下载链接：通过网盘分享的文件：Vivado 链接: ?pwd=4jex 提取码: 4jex  --来自百度网盘超级会员v6的分享        下载完之后，右键点xsetup.exe以管理员方式运行全同意&#xff1

硬件开发 2026年01月06日 131 点赞 0 评论 16181 浏览

可编程逻辑器件学习(day22)：“让ARM穿上FPGA的马甲“：赛灵思Zynq的命名哲学与技术革命

每日更新教程，评论区答疑解惑，小白也能变大神！"目录1. Zynq的命名哲学：从锌的隐喻到芯片革命2. Zynq不是FPGA：架构突破与范式转移3. Zynq的"可扩展"本质：面向未来的系统设计思想4. Zynq为何选择ARM Cortex-A9：技术与生态的双重考量5. Zy

硬件开发 2025年11月30日 44 点赞 0 评论 16244 浏览

关于华硕Armoury Crate(奥创中心）安装程序失败、卡进度条问题解决方案

关于华硕Armoury Crate(奥创中心）安装失败解决方案 清理旧版本文件 如果之前安装过Armoury Crate，可能有残留文件导致冲突：利用官方的卸载工具，卸载旧版本： 然后下

硬件开发 2025年05月21日 100 点赞 0 评论 16314 浏览

HarmonyOS和OpenHarmony区别是什么？鸿蒙和安卓IOS的区别是什么？

HarmonyOS 和 OpenHarmony 的区别简单来说：OpenHarmony 开源鸿蒙 - 系统底座设备开发（硬件方面）应用开发（软件方面）HarmonyOS 华为鸿蒙 - 在系统底座的基础上，添加华为各种服务：如华为登录、华为地图、华为分享、华为推送等...OpenHarmony&#xff

硬件开发 2025年05月10日 133 点赞 0 评论 16379 浏览

使用Verilog HDL在FPGA XC7A200T上实现以太网ARP测试

本文还有配套的精品资源，点击获取 简介：本项目专注于利用Xilinx XC7A200T FPGA芯片和Verilog HDL硬件描述语言来实现以太网的地址解析协议（ARP）功能。内容涉及了解Verilog HDL、处理以太网帧和ARP报文、内存管理、并行处理、中断处理、接口设计、构建测试平台、进行综合与仿真以及时序分析与优化。项目旨

硬件开发 2025年08月20日 165 点赞 0 评论 16408 浏览

FPGA硬件设计3 ZYNQ外围-DDR PS

目录一、原理图设计二、引脚IO意义VRP和VRN参考电阻选择三、多片连接1、全独立可以共享的信号：需要独立连接的信号：总结：2、共用地址线四、供电设计1. VDD（主供电电压）2. VDDQ（I/O供电电压）3. DDR_VTT（终端电压）4. DDR_VREF&#xff0

硬件开发 2026年01月17日 133 点赞 0 评论 16519 浏览