Verilog 零基础入门：语法、仿真与 FPGA 实战
一、入门前提Verilog 是 FPGA 开发的核心硬件描述语言，学习需具备两大基础：一是数字电子技术常识（理解逻辑门、时序 / 组合逻辑等概念），二是 C 语言基础（有助于快速适应语法结构）。学习核心是掌握 “代码→硬件” 的映射逻辑，而非单纯记忆语法。二、仿真环境选择根据开发场景选择适配环境，需重点注意路径约束：
FPGA 开发环境：Xilinx Vivado（主流推荐）、Xilinx I
硬件开发
基于 Harmony 6.0 应用的实习岗位信息聚合应用首页实现
基于 Harmony 6.0 应用的实习岗位信息聚合应用首页实现
前言实习是大学生从校园到职场的关键过渡——但实习信息散落在各种渠道，错过截止日期是常态。一款好的实习聚合应用要把"今日新岗 / 我的投递 / 名企招聘 / 实习生活"四件事在一屏内全部铺到。Harmony 6.0 时代，实习类应用迎来了几个独特的能力红利——HMS Account 学籍认
【FPGA+DSP系列】——MATLAB simulink仿真三相桥式全控整流电路
【FPGA+DSP系列】——MATLAB simulink仿真三相桥式全控整流电路
一、理论分析
二、matlab simulink实验
1.仿真实验
2.波形分析
总结
一、理论分析直接上电路图，相比于单相桥式整流的区别，首先是输入变成了3相电压，这个的优势就在于三相相位差都是120°，相比于之前的单相每个周
SDD规范驱动开发全解析：核心理念、工作流、落地层级+多AI协同实战
前言AI编程工具让代码生成速度大幅提升，但需求理解偏差、逻辑不严谨、联调成本高、文档过期等问题，依然是研发效能的核心瓶颈。SDD规范驱动开发重新定义了AI时代的研发流程：先定规范，再写代码，让规范成为唯一可信源，AI成为高效执行者，真正实现研发过程可控、质量可控、资产可沉淀。
一、什么是SDD规范驱
OpenHarmony海思WS63星闪平台：LVGL UI框架底层显示驱动移植指南
随着物联网技术的快速发展，高性能、低功耗、多协议的无线通信芯片成为智能设备的核心组件。海思 WS63 芯片（Hi3863V100）作为一款集成了 Wi-Fi 6、星闪 SLE 1.0 和 BLE 5.2 三模通信协议的物联网 SoC 芯片，凭借其出色的性能和丰富的接口资源，为开发者提供了强大的硬件平台。
一、项目背景L
【高阶信号处理必看】：掌握C语言在FPGA中实现FIR/IIR滤波的完整流程
第一章：FPGA中C语言滤波技术概述在现代数字信号处理领域，现场可编程门阵列（FPGA）因其高度并行性和可重构特性，成为实现高效滤波算法的理想平台。随着高层次综合（HLS）技术的发展，开发者能够使用C语言在FPGA上实现复杂的滤波逻辑，而无需直接编写繁琐的硬件描述语言&#x
鸿蒙(OpenHarmony)PC应用开发技术栈全推荐（含主流跨平台框架完整适配信息+官方地址）
鸿蒙(OpenHarmony)PC应用开发技术栈全推荐（含主流跨平台框架完整适配信息+官方地址）目前鸿蒙PC应用（基于HarmonyOS/OpenHarmony PC系统）的跨平台开发框架与技术栈正处于高速完善阶段，核心开发方向围绕鸿蒙官方原生方案+主流跨平台框架的鸿蒙正式适配版两大体系展开，所有
在FPGA开发板上运行自定义ALU：零基础指南
在FPGA上从零搭建一个可运行的自定义ALU：新手也能看懂的实战教程 你有没有想过，计算机到底是怎么“算数”的？我们每天敲代码、调函数，加减乘除仿佛天经地义。但如果你拆开CPU，会发现这一切的背后，是一个叫 ALU 的小东西在默默工作。 今天，我们要做的就是——亲手造一个ALU，并把它烧录进一块几十块钱的FPGA开发板里，用开关控制输入，用LED灯看结果。整个过程不需要任何硬件基础，连V
FPGA电子时钟设计
1.设计目标- 实现24小时制数字时钟的基本计时功能（时:分:秒）- 通过8位数码管显示时间，格式为 HH.MM.SS- 支持按键调整时间（秒、分、时分别可调）- 拓展：本设计实现闹钟功能，可设置闹钟时间并在指定时间触发蜂鸣器报警
2.开发流程
2.1开发环境| 目标器件 | EP4CE10F17C8
面向高密度FPGA的紧凑型去耦电容布局手把手教程
高密度FPGA去耦布局实战：从理论到落地的完整指南 你有没有遇到过这样的情况？ FPGA系统在实验室跑得好好的，一上现场就偶发复位； DDR接口误码率时高时低，示波器抓不到明显异常； EMC测试传导发射超标，却找不到干扰源在哪…… 这些看似“玄学”的问题，十有八九出在 电源完整性 （Power Integrity）上。而其中最关键的环节之一，就是—— 去耦电容怎么放 。 尤其
