硬件开发

FPGA电子时钟设计

1.设计目标- 实现24小时制数字时钟的基本计时功能(时:分:秒)- 通过8位数码管显示时间,格式为 HH.MM.SS- 支持按键调整时间(秒、分、时分别可调)- 拓展:本设计实现闹钟功能,可设置闹钟时间并在指定时间触发蜂鸣器报警 2.开发流程 2.1开发环境| 目标器件 | EP4CE10F17C8

【仿真测试】基于FPGA的完整16QAM软解调链路实现,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计

目录1.引言2.算法仿真效果3.算法涉及理论知识概要3.1 217卷积编码/维特比译码3.2 16QAM调制软解调原理3.3 上变频/下变频3.4 基于PN导频和cordic的频偏锁定3.5 基于相关峰的定时点提取3.6 帧同步3.7 采样判决4.Verilog核心接口5.参考文献6.完整算法代码文件获得1.引言       基于FPGA的完整16QAM通信链路实现,含频偏锁定,帧同步,定时点,V

X86 OpenHarmony5.1.0编译及安装

2025年8月15日顺利编译最新版本适配情况请查看组织首页状态介绍该项目介绍,如何编译运行 OpenHarmony 5.1.0 Release标准系统。搭建开发环境1.1 硬件环境准备一台装有ubuntu20.04系统X86主机,内存最低配置要求16G。下载ubuntu iso文件:Ubuntu 20.04.6 LTS (Focal Fossa)使用ruf

图解网络01

网络协议我们用手机连接上网的时候,会用到许多网络协议。从手机连接 WiFi 开始,使用的是 802.11 (即 WLAN )协议,通过 WLAN 接入网络;手机自动获取网络配置,使用的是 DHCP 协议,获取配置后手机才能正常通信。这时手机已经连入局域网,可以访问局域网内的

ARM的编程模型

ARM的编程模型ARM 的编程模型指的是从程序员(特别是汇编程序员和编译器设计者)视角所看到的 ARM 处理器架构。它定义了程序员可以使用的资源、数据操作方式以及规则,主要包括:寄存器组、数据类型、内存访问方式、执行状态和异常处理。这是一个结构化的总结,便于理解: 一、核心组成部分 1. 寄存器组这是编程模型的核心,是 CPU 内部的高速存储单元,用于存放指令、数据和地址。 1.1 AArch3

网络协议分层:解密TCP/IP五层模型

一、网络背景为了更好的学习网络,我们来简单了解一下网络的背景。在早期实验室中,科学家们可以使用计算机来进行计算数据。大家也知道,科学家们计算的数据一般都是很庞大的。所以,可以利用多台计算机进行数据的分工计算,最后将多台计算机的数据通信起来计算即可。但是,计算机之间是相互独立的,要如何进行计算机之间的

Flutter 组件 serverpod_swagger 的适配 鸿蒙Harmony 实战 - 驾驭 API 文档自动化、实现鸿蒙端全栈联调与 Swagger UI 动态审计方案

欢迎加入开源鸿蒙跨平台社区:#Flutter 组件 serverpod_swagger 的适配 鸿蒙Harmony 实战 - 驾驭 API 文档自动化、实现鸿蒙端全栈联调与 Swagger UI 动态审计方案前言在鸿蒙(OpenHarmony)的大型项目研发中,前端(鸿蒙应用)与后端(Dart Ser

Pyarmor9 最新加密教程:从入门到上手(参考官网文档)

官网文档: 一、Pyarmor 是什么?想象你写了一个超级厉害的 Python 脚本,比如一个计算彩票中奖号码的程序(当然是玩笑),你不想让别人偷看或随便复制怎么办?Pyarmor 就像给你的代码加了一把锁&#xff0c

【Linux网络】Socket编程:UDP网络编程实现Echo Server

在上篇文章中,我们已经铺垫了一些前置知识,这一篇文章我们就来实现UDP网络编程,实现一个Echo Server,就是客户端给服务端发送一条消息,服务端接收后,再转发给客户端,回显出来 文章目录 1. 再识Socket 2. 框架 3. 初始化 3.1 socket系统调用——创建套