硬件开发

1. 首页
2. IT互联网
3. 硬件开发

0.机顶盒晶晨s905l3b芯片--刷入第三方系统+安卓9 root教程+armbian写入EMMC教程

机顶盒s905l3b芯片刷第三方系统+安卓9 root教程+刷armbian写入EMMC教程 声明：由于固件、软件、镜像等持续更新，本文仅代表当前所使用版本的流畅安装记录。行文略长，关键代码处会配以截图展示，请自行对比是否存在差异导致安装失败！如有疏忽之处，还请见谅！刷机有风险，请慎重选择，一切源于本文造成的后果自负，笔者概不负责！ 机顶盒s905l3b芯片刷第三方系统最近我在装修房子，看抖音刷到

硬件开发 2025年05月01日 60 点赞 0 评论 19679 浏览

LVDS系列1：Xilinx的IBUFDS原语

LVDS（全称Low-Voltage Differential Signaling，低压差分信号）是一种高速、低功耗的差分信号传输技术，广泛应用于数字通信、视频传输、高速数据接口等领域。 如下图所示，LVDS使用一对相位相反的差分信号传输数据，通过两者电压差来判断逻辑值，在发送端单端转差分&#xff0

硬件开发 2025年04月26日 188 点赞 0 评论 16260 浏览

深入浅出UART驱动开发与调试：从基础调试到虚拟驱动实现

往期内容 本专栏往期内容：Uart子系统 UART串口硬件介绍 深入理解TTY体系：设备节点与驱动程序框架详解 Linux串口应用编程：从UART到GPS模块及字符设备驱动 解UART 子系统：Linux Kernel 4.9.88 中的核心结构体与设计详解 IMX 平台UART驱动情景分析：注册篇 IMX 平台U

硬件开发 2025年04月26日 69 点赞 0 评论 13110 浏览

探秘 roadmap.sh：GitHub 最受欢迎的开发者学习路线图项目

探秘 roadmap.sh：GitHub 最受欢迎的开发者学习路线图项目 引言 项目概述分析 基本信息 项目定位与使命 核心功能详解 角色与技能路线图 基于角色的路线图包括： 技能型路线图则专注于特定技术或语言： 最佳实践指南 技能评估与测试 安装和使用教程 在线使用 本地部署 定制化使用

硬件开发 2025年04月26日 57 点赞 0 评论 8277 浏览

vivado里的LUT、LUTRAM、FF、BRAM、DSP、IO、BUFG、MMCM资源介绍

vivado里的LUT、LUTRAM、FF、BRAM、DSP、IO、BUFG、MMCM资源介绍 提示：以下是本篇文章正文内容，写文章实属不易，希望能帮助到各位，转载请附上链接。 vivado实现电路用到的资源类型LUT（Look-Up Table）：查找表，它接收一组输入信号&#

硬件开发 2025年04月26日 170 点赞 0 评论 18715 浏览

Xilinx 7 系列 FPGA的各引脚外围电路接法

Xilinx 7系列FPGA的外围电路接法涉及到多个方面，包括电源引脚、时钟输入引脚、FPGA配置引脚、JTAG调试引脚，以及其他辅助引脚。本文参考资料： ds180 - 7 Series FPGAs Data Sheet - Overview ds181 - Artix 7 FPGAs Data Sheet - DC and AC Switching C

硬件开发 2025年04月26日 105 点赞 0 评论 8608 浏览

【人工智能】FPGA实现人工智能算法硬件加速学习笔记

一. FPGA的优势FPGA拥有高度的重配置性和并行处理能力,能够同时处理多个运算单元和多个数据并行操作。FPGA与卷积神经网络(CNN)的结合,有助于提升CNN的部署效率和性能。由于FPGA功耗很低的特性进一步增强了其吸引力。此外,FPGA可以根据具体算法需求量身打造硬件加速器。针对动态深度神经网络在边缘计算中的部署,FPGA展现出了良好的适应性。 二. 案例及实现方法简述 1. YOLOv4

硬件开发 2025年04月26日 98 点赞 0 评论 3803 浏览

【Keil5教程及技巧】耗时一周精心整理万字全网最全Keil5(MDK-ARM)功能详细介绍【建议收藏-细细品尝】

   💌 所属专栏：【单片机开发软件技巧】 😀 作  者：   于晓超 🚀 个人简介：嵌入式工程师，专注嵌入式领域基础和实战分享 ，欢迎咨询！ 💖 欢迎大家：这里是CSDN，我总结分享知识的地方&#

硬件开发 2025年04月26日 194 点赞 0 评论 3564 浏览

AD20软件PCB设计规则的设置

最小间距(clearnce)规则：首先需要弄清楚打样公司的工艺标准，例如嘉立创的工艺可以可以将其设置为最小间距6个mil。点击设计、规则、 、可以将其设置成6个mil，再依此点击适用、确定即可。线宽规则(width)：1A 15mil、2A 50mil、3A 100mil，倘若大于3A，就需要铺铜或开窗处理。电源线

硬件开发 2025年04月26日 121 点赞 0 评论 13546 浏览

ZYNQ踩坑日记3 AXI_DMA 传输问题——再续

       关于使用AXI_DMA使用的问题，我实现的功能是使用AXI_DMA采集ADC数据写入DDR，每次数据包128个，数据包大小64bit，但是AXI总线在LAST信号拉高之后，并没有立即拉低READY信号，而是又接收了4个时钟数据然后拉低，并且这4个时钟数据并没有写入DDR，仍然存在DMA的缓冲数组中，在下一次传输开始时，这4个时钟数据会最开始写入

硬件开发 2025年04月26日 81 点赞 0 评论 16143 浏览