利用Vivado中的Clocking Wizard实现动态调整输出时钟的频率和相位以及相关应用
开发背景
资源连接:Clocking Wizard v6.0手册pg065-clk-wiz
物理硬件平台:Xilinx Artix-7 FPGA A704
开发工具:VsCode编译器,Vivado综合布局,Modelsim仿真,Verilog开发语言
博主为了准备电赛,实

