硬件开发
  1. 首页
  2. IT互联网
  3. 硬件开发

列表

【linux】进程信号（一）信号的产生，signal，kill，raise，abort，alarm，core dump功能

【linux】进程信号（一）信号的产生，signal，kill，raise，abort，alarm，core dump功能

小编个人主页详情<—请点击 小编个人gitee代码仓库<—请点击 linux系列专栏<—请点击 倘若命中无此运，孤身亦可登昆仑，送给屏幕面前的读者朋友们和小编自己! 目录 前言 一、场景引入 二、预备工作 生活场景引入 信号结论 ctrl + c的现象 ctrl + c的理解 signal 键盘数据如
硬件开发 2025年09月27日
触觉智能RK3576核心板工业应用之软硬件全国产化，成功适配开源鸿蒙OpenHarmony5.0

触觉智能RK3576核心板工业应用之软硬件全国产化，成功适配开源鸿蒙OpenHarmony5.0

在全球科技竞争加剧和供应链安全日益重要的背景下，实现关键软硬件的全国产化替代已成为国家战略和产业共识。在这一背景下，触觉智能推出RK3576核心板,率先适配开源鸿蒙OpenHarmony5.0操作系统，真正实现了从芯片到操作系统的全栈国产化方案，为工业控制、物联网边缘计算、教育终端、行业平板等多个重要领域提供了强劲、自主、安全的底层基座。开源
硬件开发 2025年11月02日
【FPGA】初识FPGA

【FPGA】初识FPGA

1.FPGA是什么？2.发展历程PLD是可编程逻辑器件的总称，FPGA是其中的一部分PLA只可实现一次编程，PROM是可编程只读存储器，它的与平面是固定的，只有或平面可以编程，他也只可以编程一次PAL与平面可编程，或平面不可编程，有三态输出，寄存器输出，互补输
硬件开发 2025年09月02日
Flutter for OpenHarmony: Flutter 三方库 package_rename 一键重命名鸿蒙应用包名与显示名称（项目重构利器）

Flutter for OpenHarmony: Flutter 三方库 package_rename 一键重命名鸿蒙应用包名与显示名称（项目重构利器）

欢迎加入开源鸿蒙跨平台社区：# 前言在 OpenHarmony 应用开发过程中，我们经常会遇到“项目改名”的需求。无论是项目初期的占位名需要转正，还是为了满足不同渠道（如：内测版、正式版）的发布要求，手动去修改 bundleName、应用标题、图标路径等零散在各处的配置，不仅效率低下&#
硬件开发 2026年02月26日
OpenHarmony Linux 命令行工具适配实战：基于 Cursor × WSL 的 tree 2.2.1 交叉编译与 HNP 打包全流程指南

OpenHarmony Linux 命令行工具适配实战：基于 Cursor × WSL 的 tree 2.2.1 交叉编译与 HNP 打包全流程指南

OpenHarmony Linux 命令行工具适配实战：基于 Cursor × WSL 的 tree 2.2.1 交叉编译与 HNP 打包全流程指南 前言 随着 OpenHarmony PC 生态不断完善，Linux 命令行工具适配成为生态拓展的关键环节，本文以经典目录可视化工具 tree 2.2.1 为案例，基于 Cursor/VS Co
硬件开发 2025年11月30日
【Zephyr开发实践系列】06_存储块设备驱动开发（Nand Flash）

【Zephyr开发实践系列】06_存储块设备驱动开发（Nand Flash）

文章目录 前言 一、Flash驱动模型介绍 1.1 核心基础应用API（必须） 1.2 高级功能应用API（可选） 1.3 设置数据结构 1.4 硬件初始化 1.5 设备实例化 二、数据结构定义 2.1 获取Flash块与页大小 三、核心API函数实现 3.1 擦除函数 3.2 读取函数 3.3 写入函数 4.
硬件开发 2025年07月29日
学习threejs，使用EffectComposer后期处理组合器（采用RenderPass、MaskPass、ClearMaskPass、ShaderPass渲染通道）

学习threejs，使用EffectComposer后期处理组合器（采用RenderPass、MaskPass、ClearMaskPass、ShaderPass渲染通道）

👨‍⚕️ 主页： gis分享者 👨‍⚕️ 感谢各位大佬 点赞👍 收藏⭐ 留言📝 加关注✅! 👨‍⚕️ 收录于专栏：threejs gis工程师 文章目录 一、🍀前言 1.1 ☘️THREE.EffectComposer 后期处理 1.1.1 ☘️代码示例 1
硬件开发 2025年04月26日
TDengine Rust 连接器入门指南

TDengine Rust 连接器入门指南

本文档帮助你快速上手 TDengine 官方 Rust 连接器 taos。从零开始，只需几分钟即可完成连接、建库建表、写入数据和查询数据。 前置条件在开始之前，请确保： TDengine 服务已启动：可以是本地安装的 TDengine，也可以是远程服务器。 Rust 环境就绪：需要 Rust 1.70 及以上版
硬件开发 2026年01月19日
FPGA例程（8）：UART串口发送程序解析

FPGA例程（8）：UART串口发送程序解析

《FPGA经典例程及解读--基于xilinx K325T平台》系列导航  本专栏主要针对与想学习FPGA的同学，从基础的点灯到之后的复杂功能实战例程，从入门到进阶，通过这些例程的学习和了解，希望可以帮助你从一个FPGA小白进阶到FPGA中级阶段，能够处理工作中大多数的FPGA使用场景。               本篇是该系列的
硬件开发 2026年03月06日
FPGA 42 ，时序约束深度解析与实战应用指南（ FPGA 时序约束 ）

FPGA 42 ，时序约束深度解析与实战应用指南（ FPGA 时序约束 ）

目录前言一、时序约束的基本概念1.1 时序约束介绍1.2 时序约束文件1.4 时序路径分类1.5 关键时序参数1.6 时序分析方法二、时序约束的核心内容2.1 时钟约束2.2 输入输出延迟约束2.3 时序例外约束2.4 时钟不确定性约束三、时序约束的应用场景3.1 高速数据采集系统3.2 多时钟域设计3.3 DDR 存储器接口3.4 高速串行接口四、时序约束的注意事项4.1 约束文件的层次化管理4
硬件开发 2025年06月02日